Eu tracei a capacidade de memória versus demanda e estou tentando quebrar meu próprio modelo. @zephyr_z9 Estou perdendo algo? O P/E futuro de ~6 da SK Hynix parece um verdadeiro achado. Memória - $MU, Samsung, Sk Hynix, $SNDK - HBM não é utilizável sem embalagem avançada 2.5D. Os empilhamentos de HBM devem ser colocados ao lado do GPU/ASIC em um interposer de silício, e depois integrados em um único pacote. Esse passo é o que o CoWoS fornece. Se você não consegue embalar, não consegue enviar aceleradores baseados em HBM, mesmo que os wafers de DRAM existam. - A capacidade do CoWoS escala mais lentamente do que a produção de wafers de DRAM. Expandir o CoWoS precisa de novas ferramentas, espaço em sala limpa e insumos especializados da cadeia de suprimentos (interposers grandes, substratos avançados, processos TSV). Esses têm prazos de entrega mais longos do que as mudanças na capacidade da fábrica de DRAM. - Aceleradores de IA são intensivos em embalagem. Um único pacote de acelerador de IA pode consumir muita capacidade do CoWoS porque os interposers são grandes e os rendimentos são mais difíceis. Isso faz com que as "unidades efetivas por mês" sejam menores do que as pessoas esperam com base no pensamento de wafers. - A maioria dos aceleradores de IA de alto volume depende do CoWoS da TSMC. Existem alternativas (Samsung I‑Cube/X‑Cube, Intel EMIB/Foveros), mas o ecossistema e o volume hoje estão mais concentrados em torno do CoWoS, o que cria um único ponto de estrangulamento. - Gargalos de embalagem se propagam para o fornecimento de HBM. Os fornecedores de HBM podem produzir wafers, mas se a capacidade de embalagem para módulos finais ou pacotes de aceleradores estiver apertada, a alocação de HBM é racionada e parece uma escassez de fornecimento.